シーケンス制御とリレー回路

種明かしは、あらかじめ定めた順序・条件で動くシーケンス制御の考え方と、 その最小部品であるリレーのa接点・b接点の組み合わせにある。

シーケンス制御とは — あらかじめ決めた順序・条件で進む制御

前のトピックで扱ったフィードバック制御は、出力を常に測定し、目標値との偏差を 修正し続ける制御だった。これに対してシーケンス制御は、あらかじめ定めた 順序・条件に従って、制御の各段階を逐次進めていく制御だ。

信号機が「青→黄→赤」と順番に切り替わる、洗濯機が「給水→洗濯→すすぎ→脱水」と 工程を進める、制御盤の起動シーケンスがボタン操作の順に段階を踏む——こうした 「次に何をするか」があらかじめ決めた手順表（条件）で決まっている制御が シーケンス制御にあたる。

リレーの基本 — a接点とb接点

シーケンス制御を実際の回路にするための最小部品が電磁リレー（継電器）だ。 コイルに電流を流すと鉄心が電磁石になり、可動接点を吸引して接点を開閉する。

• a接点（メーク接点、常開）：コイルが無励磁のとき開いており、励磁すると閉じる（ON）
• b接点（ブレーク接点、常閉）：コイルが無励磁のとき閉じており、励磁すると開く（OFF）

a接点を複数直列につなぐと、すべてが閉じたときだけ導通するAND動作になり、 並列につなぐと、いずれか1つでも閉じれば導通するOR動作になる。b接点は、 コイルが動作すると回路を切る働きを持つため、NOT（否定）に相当する動作をつくる。

自己保持回路 — 一瞬押しただけで動作を保つ仕組み

起動用の押しボタンPB1（a接点）を押すとリレーRのコイルが励磁される。ここで、 Rの補助a接点をPB1と並列に入れておくと、PB1を離した瞬間にも、R自身の接点を 通る電流経路が残っているため、コイルの励磁は保持され続ける。これが自己保持回路だ。

停止用の押しボタンPB2（b接点）をコイル回路に直列に入れておけば、PB2を押した 瞬間に電流経路そのものが切れ、いつでも保持を解除できる。

例題

押しボタンPB1（起動用）を押すとリレーRが動作し、PB1を離してもRの動作を継続させたい。 リレーRの補助a接点はどのように配置すればよいか——答えは「PB1と並列に接続する」。 直列に接続すると、PB1を離した瞬間に電流経路が切れてしまい、自己保持は成立しない。

インターロック回路 — 同時に動かせない仕組み

正転用リレーRfと逆転用リレーRrのように、同時に動作すると機器の破損や短絡につながる 2つの回路には、インターロックをかける。Rfのコイル回路にRrのb接点を直列に入れ、 同時にRrのコイル回路にもRfのb接点を直列に入れておくと、どちらか一方が動作している間は もう一方のコイル回路が切れ、動作できなくなる。

なぜa接点ではなくb接点を使うのか——「相手が動作しているときは自分が動作できない」 という排他条件は、相手が励磁されたときに開く接点でなければ実現できない。 励磁で開く接点はb接点であり、a接点を使うと逆に「相手が動作しているときだけ 自分も動作できる」という連動回路になってしまう。実務では、この電気的インターロックに 加えて、機械的な機構によるインターロックも併用することが多い。

タイマー（限時継電器）— 時間差をつくる部品

コイルが励磁されてから、あるいは無励磁になってから、一定時間後に接点が動作する リレーをタイマー（限時継電器）と呼ぶ。

• オンディレイタイマー：コイル励磁後、設定時間が経過してから接点が動作する（遅れてON）
• オフディレイタイマー：コイル無励磁後、設定時間が経過してから接点が復帰する（遅れてOFF）

制御盤では、モータをY（スター）結線で始動し、一定時間後にΔ（デルタ）結線の 通常運転へ切り替えるY-Δ始動のような、時間差を持たせた切替にオンディレイタイマーが 使われる。始動直後の突入電流を抑えつつ、加速が進んだところで自動的に運転結線へ移行できる。

論理回路の基礎 — ANDゲート・ORゲート・NOTゲートとリレー接点の対応

リレーのa接点・b接点の組み合わせは、実は論理回路という、もう少し一般的な考え方の 具体例そのものだ。論理回路では、入力・出力は「1（ON）」か「0（OFF）」かの2値しか取らず、 その変換規則を表す最小単位が次の3つの基本ゲートになる。

• ANDゲート（論理積）：すべての入力が1のときだけ、出力が1になる
• ORゲート（論理和）：入力のどれか1つでも1なら、出力が1になる
• NOTゲート（否定）：入力を反転させる（1なら0、0なら1）

この3つは、前の節で見たリレー接点の性質とそのまま対応している。a接点の直列接続は すべてが閉じないと導通しない＝AND、a接点の並列接続はどれか1つでも閉じれば導通する＝OR、 b接点は励磁で開く＝NOT——シーケンス制御の回路図が読めれば、論理回路の基本ゲートも 同じ発想で読み解ける。

入力の組合せをすべて書き出し、それぞれに対応する出力をまとめた表を真理値表、 時間の経過に沿って入力・出力がどう変化するかをグラフにしたものをタイムチャートと呼ぶ。 複数のゲートが組み合わさった回路でも、入力から出力へ向かって、ゲートを1つずつ 順番に計算していけば、最終的な出力を機械的に求められる。

例題

2つの入力A・Bに対し、出力X = (AとBのAND) OR (Bの反転＝NOT B) という論理回路がある。 A=0、B=0を入力したときの出力Xはどうなるか。

AND部分：A AND B = 0 AND 0 = 0 NOT部分：NOT B = NOT 0 = 1 出力：X = (AND部分) OR (NOT部分) = 0 OR 1 = 1

入力から出力まで、ゲートを1つずつ順番にたどれば、複雑に見える組合せ回路でも 機械的に答えを導ける。

発展的な論理演算 — ExOR・NORと2進数の16進数変換

AND・OR・NOTの3つは論理回路の基本だが、実務やPLC（プログラマブルロジックコントローラ） のビット演算では、これに加えて排他的論理和（ExOR）と否定論理和（NOR）もよく使われる。

• ExOR（排他的論理和）：2つの入力が異なるときだけ出力が1になる（同じなら0）
• NOR（否定論理和）：ORの結果を反転させたもの（両方とも0のときだけ出力が1になる）

例題（自作の数値例）

ビットパターン1100と1010のビットごとの論理演算を求めてみる。

• AND（1桁ずつ両方1のときだけ1）：1100 AND 1010 = 1000
• OR（1桁ずつどちらかが1なら1）：1100 OR 1010 = 1110
• NOR（ORの結果を反転）：1100 NOR 1010 = 0001
• ExOR（1桁ずつ異なるときだけ1）：1100 ExOR 1010 = 0110

こうしたビットパターンは、PLCの入出力状態や通信データの一部としてそのまま16進数で 扱われることが多い。2進数を16進数に変換するには、右端から4ビットずつ区切り、 それぞれを0〜Fの1桁に対応づければよい。

半加算器と全加算器 — 論理ゲートを組み合わせて「足し算」を作る

ここまで見た論理ゲート（AND・OR・NOT・ExOR）を組み合わせると、2進数の足し算を 行う回路を作れる。この最も基本的な単位が半加算器（half adder）と 全加算器（full adder）だ。

半加算器は、2つの1ビット入力A・Bを足し算し、和S（Sum）と桁上げC（Carry）の 2つを出力する回路だ。

A=0,B=0→S=0,C=0（0+0=00）、A=0,B=1→S=1,C=0（0+1=01）、A=1,B=0→S=1,C=0（1+0=01）、 A=1,B=1→S=0,C=1（1+1=10、2進数の10は10進数の2）——2進数の足し算の結果と ちょうど一致する。

半加算器を2個と、ORゲート1個を組み合わせると、下位桁からの繰り上がり入力$C_{in}$も 受け取れる全加算器を作れる。全加算器は3つの1ビット入力（A・B・下位桁からの 繰り上がり$C_{in}$）を受け取り、和Sと上位桁への繰り上がり$C_{out}$を出力する。

例題（自作の数値例）

全加算器にA=1、B=1、$C_{in}$=1を入力する。1+1+1=3（10進）=11（2進）なので、 和S=1、繰り上がり$C_{out}$=1になるはずだ。これを2つの半加算器で確かめる。

1段目の半加算器（AとBを加算）：

2段目の半加算器（$S_1$と$C_{in}$を加算）：

最終的な繰り上がりは、1段目の桁上げと2段目の桁上げのORで求まる。

結果、S=1、$C_{out}$=1となり、3（10進）=11（2進）と一致する。

論理式の簡単化 — ブール代数で回路をシンプルにする

論理ゲートを組み合わせた式は、そのままではゲート数が多く、リレー接点の数やPLCの ロジック行数がかさむことがある。ブール代数の法則を使うと、こうした論理式を より少ない項・少ないゲート数に書き換えられる。実務では、これがそのまま配線数の 削減やプログラムの見通しの良さに直結する。

代表的な法則は次のとおり。

• 分配則：$A\cdot(B+C) = A\cdot B + A\cdot C$（数式の分配法則と同じ形）
• 吸収則：$A + A\cdot B = A$（Bがどうであれ、Aが1なら全体が1、Aが0なら$A\cdot B$も0で結局Aのまま）
• 吸収則（もう1つの形）：$A + \bar{A}\cdot B = A + B$（$\bar A$という条件だけが外れ、Bの項自体は残る）
• ド・モルガンの定理：$\overline{A\cdot B} = \bar A + \bar B$、$\overline{A+B} = \bar A \cdot \bar B$（ANDとORが、否定を挟むと入れ替わる）

例題（自作の数値例）— 積和形式を簡単化する

論理式 $F=A\cdot B\cdot C+A\cdot B\cdot \bar C+\bar A\cdot B\cdot C$ を積和形式のまま 簡単化してみる。

まず第1項と第2項に共通する$A\cdot B$でくくる。

$C+\bar C=1$（補元則：どちらか一方は必ず成り立つので、全体は常に真になる）を使った。 ここまでで式は $F=A\cdot B+\bar A\cdot B\cdot C$ に縮まる。残った2項に共通するBで さらにくくる。

カッコの中は、さきほど見た吸収則$A+\bar A\cdot C=A+C$の形そのものだ。これを適用すると、

3項あった式が2項になった。$B=0$なら元の3つの項はすべて0になるので必ず$F=0$、 $B=1$なら$F=A+C$（吸収則の結果）になる——この2点を確かめれば、簡単化した式が 元の式と常に同じ値を返すことを検算できる。

例題（自作の数値例）— 和積形式を簡単化する

積和形式だけでなく、OR項をANDでつなぐ和積形式の簡単化にも同じ分配則が使える。 $G=(A+B)\cdot(A+C)$を展開すると、

（$A\cdot A=A$を使った）。ここで$A+A\cdot C+A\cdot B$の部分は、吸収則$A+A\cdot X=A$を 2回使うとAだけに縮む。結果、

$(A+B)\cdot(A+C)$という和積形式2項の式が、$A+B\cdot C$という積和形式1項＋1項の式に 変わった——見た目の形（和積か積和か）が変わっても、真理値表で全パターンを確認すれば 両辺は常に一致する。

なぜ制御盤にこの仕組みが積み重なっているのか

制御盤の内部を見ると、自己保持回路とインターロック回路とタイマーが何段にも 組み合わさって、複雑に見える配線ができあがっている。だが1つ1つは、 a接点・b接点をどう配置するかという単純な選択の積み重ねにすぎない。

「押しボタンを離しても動作を保ちたい」なら自己保持（自分のa接点を並列に）、 「相手が動いている間は自分を止めたい」ならインターロック（相手のb接点を直列に）、 「一定時間おいて次の段階へ進みたい」ならタイマー——シーケンス制御の回路図は、 この3つの基本パターンの組み合わせとして読み解ける。

冒頭の「一瞬押しただけでモータが回り続ける仕組み」の答え合わせは、 理解度チェックの最後の問題でしてみよう。